|
%0 Conference Paper %A B. Parvais %A L. Peng %A L. Teugels %A E. Rosseel %A A. Vandooren %A A. Khaled %A J. Franco %A A. Walke %A N. Rassoul %A P. Matagne %A H. Debruyn %A G. Jamieson %A F. Inoue %A E. Vecchio %A T. Zheng %A D. Radisic %A W. Vanherle %A A. Hikavyy %A B. T. Chan %A G. Besnard %A W. Schwarzenbach %A G. Gaudin %A I. Radu %A N. Waldron %A V. De Heyn %A J. Boemmels %A N. Collaert %A D. Mocuta %T Buried metal line compatible with 3D sequential integration for top tier planar devices dynamic Vth tuning and RF shielding applications %B 39th Symposium on VLSI Technology, VLSI Technology 2019 %I Institute of Electrical and Electronics Engineers Inc %8 Jun. 2019
|
